

## Componentes usados

- **PC**  
Foi criado um PC usando um registrador de 32 bits de tamanho, visando facilitar o funcionamento, pois assim precisa de apenas um bit extender entre o resultado o PC e o input da ROM, se o PC fosse de 24 bits, iria precisar de bit extender na entrada do PC adder, outro para diminuir o tamanho do imediato de 32 para 24 usado para cálculos de saltos e outro para o valor que vem do JALR, novamente para diminuir o valor de 32 para 24 bits.
- **PC adder**  
Um somador apenas para calcular as operações de  $PC + 1$  ou  $PC + IMM$ , seus input são justamente o imediato escrito na instrução o valor calculado pelo PC, assim a ULA não precisar ser usada para realizar essas somas que são constantes durante a simulação.
- **Unidade de controle**

A unidade de controle que controla todas as operações solicitadas no campo do opcode de cada instrução, é ela que irá dizer para onde o circuito andar, se ele irá escrever, se vai usar o valor zero ou signal da ULA, basicamente o cérebro do processamento. A tabela-verdade usada na sua criação está logo a seguir.

|      | Write Data (WE) | Op_U LA | MU | WriteMemory (WM) | Mux PC (PC) | MuxReg (Reg) | Branch | Zero | Signal | FreezePC |
|------|-----------------|---------|----|------------------|-------------|--------------|--------|------|--------|----------|
| ADD  | 1               | 000     | 0  | 0                | 00          | 00           | 0      | X    | X      | 0        |
| SUB  | 1               | 001     | 0  | 0                | 00          | 00           | 0      | X    | X      | 0        |
| ADDI | 1               | 000     | 1  | 0                | 00          | 00           | 0      | X    | X      | 0        |
| SLLI | 1               | 101     | 1  | 0                | 00          | 00           | 0      | X    | X      | 0        |
| SRLI | 1               | 110     | 1  | 0                | 00          | 00           | 0      | X    | X      | 0        |
| AND  | 1               | 010     | 0  | 0                | 00          | 00           | 0      | X    | X      | 0        |
| OR   | 1               | 011     | 0  | 0                | 00          | 00           | 0      | X    | X      | 0        |

|            |   |         |   |   |    |    |   |   |   |   |
|------------|---|---------|---|---|----|----|---|---|---|---|
| XOR        | 1 | 10<br>0 | 0 | 0 | 00 | 00 | 0 | X | X | 0 |
| NOT        | 1 | 11<br>1 | 0 | 0 | 00 | 00 | 0 | X | X | 0 |
| SLT        | 1 | XX<br>X | 0 | 0 | 00 | 01 | 0 | X | 1 | 0 |
| BEQ        | 0 | XX<br>X | 0 | 0 | 01 | 00 | 1 | 1 | X | 0 |
| LW         | 1 | 00<br>0 | 1 | 0 | 00 | 10 | 0 | X | X | 0 |
| SW         | 0 | 00<br>0 | 1 | 1 | 00 | 00 | 0 | X | X | 0 |
| JAL        | 1 | XX<br>X | 1 | 0 | 10 | 11 | 0 | X | X | 0 |
| JALR       | 1 | 00<br>0 | 1 | 0 | 11 | 11 | 0 | X | X | 0 |
| EBR<br>EAK | X | XX<br>X | X | X | XX | XX | X | X | X | 1 |

- Banco de registradores  
Um banco de registradores criado para guardar os valores usados em cálculos, lógicas, etc. Foi criado um total de 16 registradores, cada um uma convenção adotada, cada registrador recebe operações de 32 bits, e nas instruções o acesso é por 4 bits ( $2^4 = 16$ ).
- Bit extender  
Componente do próprio Logisim, usado para estender bits como do imediato, que é recebido com 8 bits e é expandido para 32, entre o PC e a ROM, usado para diminuir o valor de PC de 32 para 24 bits e na flag de sinal (FS), usado para expandir de 1 bit para 32 bits o sinal enviado por ela.
- ULA  
Unidade lógica aritmética, onde realiza operação sob os registradores. No meu projeto minha ULA realiza soma, subtração, AND, OR, XOR, shift left and right e NOT (complemento de 2). Ela opera sob valores de 32 bits do operando 1 e 2
- ROM  
Usada para passar as instruções a serem feitas pela ISA.
- RAM  
Memória usada para guardar valores quando é chamado a instrução de SW (store

word) ou carregar algum valor que está nela quando é chamado a instrução de LW (load word).

- Mux

Por fim, usado mux para ficar controlando certos input, como o do PC que pode receber  $PC + 1$ ,  $PC + IMM$ ,  $RS1 + IMM$ , na ULA que pode receber o dado vindo de RS2 ou de imediatos, o PC que possui dois mux, um para calcular o próximo endereço e outro para verificar se o valor será usado ou o PC será congelado, dentro da ULA para recebe o dado da operação correta, dentro do banco de registradores para usar o endereço do registrador correto ou na entrada do write data, usado para verificar se o que será escrito no registrador será o resultado calculado pela ULA, o valor do sinal, o valor vindo da memória ou o valor de  $PC + 1$  quando é usado JAL.